Фазовый детектор на дифференциальном усилителе
(рис 6.5)Он состоит из балансного смесителя DA1, дифференциального усилителя сигнала на ОУ DA2 и эмиттерного повторителя на транзисторах VT1 и VT2. На вход 1 подают исследуемый сигнал, а на вход 2 - образцовый. Выходной сигнал балансного смесителя, снимаемый с выводов 2 и 3 микросхемы DA1, поступает на вход ОУ. В балансном смесителе в зависимости от соотношения фаз исследуемого и образцового сигналов будет разбаланс по амплитуде выходных сигналов. Этот разбаланс выделяет DA2. При совпадении фаз выходе ОУ DA2 напряжение отсутствует. Лишь отдельные импульсы проходят на выход 1. Сигнал ОС интегрируется цепью R7, C7.
Частота входных сигналов детектора составляет 1...90 МГц; максимальная амплитуда 150...250 мВ; полоса пропускания более 4 МГц; максимальная амплитуда выходного сигнала 1,2 В.
