Фазовый детектор на логических элементах
(рис 6.3)Он построен на двух D-триггерах DD1.1 и DD1.2. На вход 1 устройства подают импульсный сигнал образцовой частоты 1 кГц, а на вход 2 - исследуемый сигнал. Если образцовый сигнал опережает по фазе исследуемый, то на выходе триггера DD1.1 появляются положительные импульсы, длительность которых прямо пропорциональна разности фаз входных сигналов, а если отстаёт - отрицательные. Их длительность также прямо пропорциональна разности фаз, но появляются они на выходе триггера DD1.2. Если фазовое рассогласование входных сигналов равно нулю, то на выходах триггеров DD1.1 и DD1.2 появляются узкие импульсы. Сигналы с выхода триггеров DD1.1 и DD1.2 поступают на транзистор VT1 и VT3 соответственно. Фильтр R8,С1 выделяет постоянную составляющую сигнала рассогласования по фазе. Эта составляющая может изменяться в пределах от 4 до 20 В.
