Сумматор К1802ИМ1
(рис. 1.19,а)Он представляет собой сумматор для одновременного сложения и вычитания четырёхразрядных чисел. Допускается расширение его разрядной сетки до любого количества разрядов без дополнительных устройств. Для ускоренного переноса используют выходы P и G. Для этой цели можно применять микросхемы К155ИП4 или К589ИК03, что приводит к уменьшению времени суммирования многоразрядных чисел.
Основные параметры сумматора: входное напряжение уровня 0 0,5 В; выходное напряжение уровня 1 более 2,4 В; прямое падение напряжения на антизвонном диоде 1,2 В; ток потребления 280 мА; входной ток уровня 0 для выводов 1, 2, 18-23, 28-35, 37-48 минус 0,4 мА, а для выводов 13, 24-27 - минус 0,8 мА; входной ток уровня 1 40мкА; выходной ток уровня 0 в состоянии "Выключено" минус 100 мкА; выходной ток уровня 1 100мА; время задержки распространения от входа CLKS до выходов HB, ZR, OW, CLTY менее28 нс, а до выхода DS 24 нс; время задержки распространения от входа CLK до выходов СА0, СВ0 24 нс, до выхода СС0 37 нс, до выходов CD0, Р, G 48 нс; время задержки распространения от входа СА1 до выходов CD0, P, G 35 нс, до выхода DS 40 нс, до выходов ZR, OW 38 нс; время задержки распространения от входа СС1 до выхода CD0 20 нс, до выходов DS, P, G 24 нс, до выхода НВ 29 нс, до выходов ZR, OW 38 нс; время задержки переходов от входа EDS до выходов DS 35 нс, время задержки распространения от входа DC до выходов DS, CD0 55нс и до выходов CA0, CB0, CC0, P, G 40 нс; предельное напряжение питания 7 В на время не более 5 мс; предельное напряжение на выходе закрытой микросхемы -0,5..5,5 В на время 5 мс и до 7 В для выходов с открытым коллектором; предельное входное напряжение 5,5 В; предельный ток на входе минус 5 мА.
Назначение выводов: 1 - вход записи операндов (CLK); 2 - вход управления записью операндов (STB); 3-6 - выходы переноса (Р); 7 - вход переноса (Р); 8 - выход генерации переноса (G); 9 - выход знака результата (НВ); 10 - выход признака переполнения (OW); 11 - выход признака нуля (ZR) - открытый коллектор; 12 - общий провод; 13 - вход управления буфером результата (EDS); 14-17 - выход результата, разряды 3, 2, 1, 0 (DS3, DS2, DS1, DS0) - три состояния; 18 - вход записи результата (CLKS); 19 - вход управления записью результата (STBS); 20-23 - входы переноса D, C, B, A (CD1, CC1, CB1, CA1); 24-27 - входы разрешения D, C, B, A (EDD, EDC, EDB, EDA); 28-35, 37-44 - входы данных D, A, B, C с разрядами 0-3 (DD0,DA0,DB0,DC0,DD1,DA1,DB1,DC1,DD2,DA2,DB2,DC2,DD3,DA3,DB3,DC3); 36 - питание; 45-48 - входы операций A,B,C,D (OPA,OPB,OPC,OPD).
Структурная схема сумматора приведена на рис. 1.19,б. Он состоит из входных регистров операндов RA, RB, RC, RD с общей синхронизацией, сумматора SR, регистра суммы RS и выходного буферного каскада BR. Данные поступают на входы DA0-DA3, DB0-DB3, DC0-DC3, DD0-DD3 и записываются в регистры при условии, что есть соответствующие сигналы разрешения записи EDA, EDB, EDC, EDD. На входы OPA, OPB, OPC, OPD подаются сигналы управления, связанные со знаком операции над числами сложение или вычитание. Входы CA1, CB1, CC1, CD1 являются входами переноса, а выходы CA0, CB0, CC0, CD0 - выходами переноса. По сигналу CLKS четырёхразрядный результат сложения передаётся в регистр суммы, а по сигналу управления EDS результат с буферного регистра передаётся на выходы DS0-DS3. По завершении операции вырабатываются признаки нуля ZR, переноса OW и знак результата.
На рис. 1.19,в приведена схема наращивания сумматора для сложения четырёх N-разрядных чисел. Поскольку выходы переносов CA0, CB0, CC0 у всех микросхем имеют одинаковую задержку распространения от информационных входов, то при наращивании выходы переноса CA0, CB0, CC0 одной микросхемы непосредственно соединяются с соответствующими входами переноса CA1, CB1, CC1 другой. Для N>8 целесообразно использовать дополнительное устройство ускоренного переноса. Для получения признака нуля результата необходимо у всех микросхем объединить выходы ZR через резистор.
